#SystemVerilog

标签为 #SystemVerilog 内容如下：

首页 Tag Archives: SystemVerilog

【Udemy中英字幕】Design Verification with SystemVerilog/UVM

【Udemy中英字幕】Design Verification with SystemVerilog/UVM

IT与软件

站长

8个月前 417 49.9金币

【Udemy中英字幕】UVM Testbenches for Newbie

【Udemy中英字幕】UVM Testbenches for Newbie

IT与软件

站长

8个月前 733 42.9金币

【Udemy中英字幕】Writing SystemVerilog Testbenches for Newbie

【Udemy中英字幕】Writing SystemVerilog Testbenches for Newbie

IT与软件

站长

10个月前 163 29.9金币

【Udemy中英字幕】Communication Series P1 : UART, SPI and I2C in Verilog

【Udemy中英字幕】Communication Series P1 : UART, SPI and I2C in Verilog

IT与软件

站长

11个月前 759 49.9金币

【Udemy中英字幕】Randomization and IPC in SystemVerilog

【Udemy中英字幕】Randomization and IPC in SystemVerilog

IT与软件

站长

12个月前 698 39.9金币

【Udemy中英字幕】Verification Series Part 7 : SystemVerilog Coverage

【Udemy中英字幕】Verification Series Part 7 : SystemVerilog Coverage

IT与软件

站长

12个月前 476 42.9金币

【Udemy中英字幕】SystemVerilog Assertions (SVA) for Newbie

【Udemy中英字幕】SystemVerilog Assertions (SVA) for Newbie

IT与软件

站长

2年前 872 49.9金币

【Udemy中英字幕】SystemVerilog Assertions (SVA) with Xilinx Vivado 2020.1

【Udemy中英字幕】SystemVerilog Assertions (SVA) with Xilinx Vivado 2020.1

IT与软件

站长

3年前 924 49.9金币

【Udemy中英字幕】Verification Series Part 4 : UVM Projects

【Udemy中英字幕】Verification Series Part 4 : UVM Projects

IT与软件

站长

3年前 251 39.9金币

【Udemy中英字幕】Verification Series Part 3 : UVM Fundamentals

【Udemy中英字幕】Verification Series Part 3 : UVM Fundamentals

IT与软件

站长

3年前 854 39.9金币

【Udemy中英字幕】Verification Series Part 2 : SystemVerilog Projects

【Udemy中英字幕】Verification Series Part 2 : SystemVerilog Projects

IT与软件

站长

3年前 437 39.9金币

【Udemy中英字幕】SystemVerilog for Verification Part 1: Fundamentals

【Udemy中英字幕】SystemVerilog for Verification Part 1: Fundamentals

IT与软件

站长

3年前 454 39.9金币