【Udemy中英字幕】Verification Series Part 2 : SystemVerilog Projects

验证系列第 2 部分：SystemVerilog 项目

通用外设、存储器和总线协议的验证

讲师：Kumar Khandagle

双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

你将会学到的

• 记忆的验证即。先进先出
• 总线协议的验证即。APB、AHB、AXI、叉骨
• 接口通信协议的验证即。SPI、串口、I2C
• 简单组合块的验证即。加法器
• 简单顺序块的验证即。数据触发器

要求

• Verilog 基础、数字电子学

说明

VLSI产业可分为RTL设计和RTL验证两大分支。Verilog 和 VHDL 仍然是大多数从事 RTL 设计的设计工程师的热门选择。功能验证也可以用硬件描述语言来完成，但是硬件描述语言在执行代码覆盖率分析、corner case 测试等方面的能力有限，对于复杂的系统，有时可能无法编写 TB 代码。

SystemVerilog 已成为验证工程师执行复杂 RTL 验证的主要选择。SystemVerilog 面向对象的功能（例如继承、多态性和随机化）允许用户以最小的努力找到关键错误。

FPGA 中的每个复杂系统都是在多个子系统的帮助下构建的。这些子系统可以是简单的顺序组件/简单的组合组件/数据通信协议 RTL/总线协议 RTL。

一旦我们了解了执行通用子系统验证的策略，您就可以使用相同的逻辑轻松地执行任何复杂系统的验证。

我们的课程目标是借助课程第一部分讨论的基础知识构建逻辑，以执行这些常见子系统的验证。我们从执行数据触发器和 FIFO 的验证开始我们的课程，然后继续验证常见的数据通信协议，即 SPI、UART 和 I2C。最后，我们将执行总线协议的验证，即 ABP、AHB、AXI 和 Whishbone 协议。

此课程面向哪些人：

• 任何想学习使用 SystemVerilog 验证 RTL 的人