【Udemy中英字幕】Learn FPGA design by practice: Alarm Clock

通过实践学习 FPGA 设计：闹钟

使用 FPGA 和 VHDL 设计和构建功能性闹钟：从概念到硬件实现

讲师：Anas Fennane

双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

您将学到什么

• 规范分析：了解基于 FPGA 的项目的系统要求和设计规范。
• 使用 VHDL 进行数字逻辑设计：设计组合逻辑电路和序贯逻辑电路。
• FPGA 基础知识：获得 FPGA 硬件、工具链和开发工作流程的实践经验。
• 蜂鸣器设备：学习如何连接并驱动蜂鸣器来生成铃声。
• 7 段显示器：学习如何连接并驱动外部 7 段显示器以实现时间可视化。
• 按钮和开关接口：了解如何连接和去抖动按钮和开关等输入设备。
• FPGA 综合与仿真：在将设计综合到硬件之前，使用仿真工具验证设计。
• 演示最终系统：展示在 FPGA 板上运行的工作闹钟系统。

探索相关主题

• FPGA
• 工程
• 教学与学术

要求

• 需要掌握数字电子学和 VHDL 的基本概念才能从本课程中获益匪浅

描述

本课程旨在让您沉浸在硬件工程的世界里。本课程将指导您完成将需求转化为实用且高效的设计的过程。您将探索数字电路的基本概念以及 VHDL 编码规则和语法。此外，本课程还将介绍约束文件的使用、HDL 设计的综合和仿真，使您能够在物理实现之前验证电路的正确性。在课程结束时，您将拥有一套全面的技能来设计、实现和测试数字系统。

为了实现上述所有目标，我们将使用 VHDL 在 FPGA 上设计一个闹钟。一个外部 4 位 7 段显示器将通过电线连接到 FPGA，以 HH:MM 格式显示时间。这是了解 FPGA PMOD 和 IO 引脚的理想选择。该设计将允许用户通过开关设置当前时间或闹钟。在“SET”模式下，时钟和闹钟的配置将通过按下按钮来增加分钟或小时来完成。当当前时间达到用户设置的配置闹钟时，连接到 FPGA 的蜂鸣器将嗡嗡作响一分钟。

课程结束时，学生将掌握在 FPGA 上设计、实现和验证自己的全功能数字闹钟系统所需的实践技能和经验，为进一步的 FPGA 和数字设计项目打下坚实的基础。

本课程适合哪些人：

• 数字电子学初学者或任何对学习 FPGA 设计感兴趣的人