【Udemy中英字幕】System Design using Verilog

使用 Verilog 进行系统设计

基于 FPGA 的设计

讲师：Dr. Yogesh Misra

双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

您将学到什么

• 数字电路的Verilog编码

探索相关主题

• Verilog HDL 编程
• 工程
• 教学与学术

要求

• 不

描述

完成本课程后，学习者将能够：

(1) 了解设计工程师需要优化的概念设计指标

（2）了解IC设计技术的概念

（3）了解使用固定功能IC技术、全定制ASIC技术和半定制ASIC技术实现逻辑

（4）了解使用固定功能IC技术、全定制ASIC技术和半定制ASIC技术实现逻辑的优缺点

（5）理解PLD中逻辑实现的概念

（6）理解FPGA中逻辑实现的概念

（7）了解IC设计流程

（8）理解HDL在系统设计中的作用

（9）理解各种Verilog语言结构的概念

(10) 理解Verilog编码中各种运算符及其用途

（11）了解如何使用Xilinx软件编写Verilog代码

（12）了解如何使用Xilinx软件模拟Verilog代码

(13) 了解如何使用Xilinx软件实现Verilog代码

（14）使用行为建模风格实现组合逻辑

（15）使用数据流建模风格实现组合逻辑

（16）用结构化建模风格实现组合逻辑

（17）使用行为建模风格实现顺序逻辑

（18）使用数据流建模风格实现顺序逻辑

（19）使用结构化建模风格实现顺序逻辑

（20）利用mos管实现逻辑

本课程适合哪些人：

• 对编写和模拟组合电路和时序电路 Verilog 代码感兴趣的学生