使用通用验证方法论-UVM进行IP验证
UVM 测试平台开发,测试用例开发,示例项目,使用行业标准模拟器进行模拟
讲师:VLSI Mentor
双语IT资源独家Udemy付费课程,独家中英文字幕,配套资料齐全!
用不到1/10的价格,即可享受同样的高品质课程,且可以完全拥有,随时随地都可以任意观看和分享。
您将学到什么
- 学习通用验证方法论(UVM)
- 如何使用 UVM 为任何数字 IP 构建测试台?
- 使用 SV UVM 为数字 IP 开发测试用例
- 如何模拟SV UVM测试用例
探索相关主题
- 其他设计
- 设计
要求
- 验证原理、数字基础、Verilog 和系统 Verilog
- Linux 命令
描述
本课程涵盖主题、UVM 方法论的基础知识、组件、对象、UVM 工厂、配置、阶段、报告。使用驱动程序、序列器、代理、环境、测试和顶级测试台构建测试台的分步方法。构建用于验证示例 IP 功能的序列。本课程的结果是,人们可以从头开始开发 UVM 测试台和测试用例。本课程还涵盖了一个示例测试台创建,并解释了如何编写测试用例。如何模拟。这通过一个模拟器进行了演示。
本课程适用于正在攻读电子和通信专业 BE/BTech/MTech 并希望学习 UVM、实习的学生。此外,已完成工程学课程的学生也可以选择本课程并学习 UVM,使用 edaplayground 提供的免费工具进行模拟。
这是一门完整的课程,包含项目演示和作业,使 UVM 学习变得轻松。议程如下:
课程 01 – UVM 概述
课程 02 – UVM 组件和对象
课程 03 – TLM
第 04 节 – UVM 工厂
课程 05 – UVM 配置
课程 06 – UVM 阶段
课程 07-1 – UVM 报告
课程 07-2 – UVM 报告示例
第 08 节 – UVM 序列器、驱动程序
课程 09 – UVM 代理、监控器
第 10 节 – UVM 测试,记分牌
课程 11 – UVM 拓扑
课程 12-1-测试序列第 1 部分
课程 12-2 – 测试序列第 2 部分
作业
完成该课程后,您可以申请半导体公司并担任设计验证工程师。
本课程适合哪些人:
- 电子和通信专业 BE/BTech/ME/M Tech
- 那些想要学习 ASIC 开发中 IP 验证的高级验证方法的人
- 那些希望在 VLSI 设计验证领域实习的人
- 申请半导体公司的 ASIC 设计验证职位
如果你有能力,请务必支持课程的原创作者,这是他们应得的报酬!
本站收取的费用,仅用来维持网站正常运行的必要支出,从本站下载任何内容,说明你已经知晓并同意此条款。