数字 IC/FPGA 设计 P1：CMOS 门和算术数据通路
用砖块设计摩天大楼
讲师：SKY SiliconThink
双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！
用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。
您将学到什么
- CMOS门的基本理论
- 使用 CMOS 晶体管构建任何逻辑门
- 影响单元延迟（PVT）的因素
- Latch 和 DFF 的行为
- 深入了解建立/保持时间
- 加法器的结构（波纹加法器、进位选择加法器、超前进位加法器、树形加法器）
- 使用加法器的架构理想来优化您的设计
- 实数和任何数学函数的算术运算
- 通过 Udemy 问答系统提供技术支持
探索相关主题
要求
- 数字基础知识
- 基础 C 或 C++ 编程语言
描述
本章是设计 SOC 和 FPGA 的基础，是摩天大楼的砖块。第 1 章内容：
1：CMOS门的行为和特性：开关模型、转换时间、延迟时间、PVT角。
2：使用CMOS门构建基本逻辑功能门：NAND，NOR，XOR，mUX。
3：使用基本逻辑门构建算术数据通道：加法器、减法器、乘法器和除法器。学习其背后的硬件架构思想，并使用它们来优化您的设计。
一旦注册，您可以通过 Udemy 的问答系统获得技术支持。
让我们合作并取得成功。
笔记：
这是整个数字 IC 和 FPGA 设计课程的第 1 章。
在整个课程中，我将介绍数字 IC 和 FPGA 设计的基础知识，包括 12 多个编码练习和 3 个课程项目。
理论部分：MOS晶体管->逻辑单元->算术数据路径->Verilog语言->常用硬件功能块和架构->STA->片上总线（APB / AHB-Lite / AXI4）->低功耗设计->DFT->SOC（MCU级）。
功能块和架构：FSM、管道、仲裁器、CDC、sync_fifo、async_fifo、乒乓、带控制的管道、滑动窗口、管道危险和前向路径、收缩。
项目：带简单接口的SHA-256算法，带APB/AXI接口的SHA-256，带APB/AXI接口的2D DMA控制器。
在讲解完每个硬件架构之后，我会给你一个编码练习，并附上参考代码。编码难度将从几行开始，到五十行，一百多行，然后大约 200 行。而最终的大项目将是 1000+ 行。
我想这些应该是你进入这个领域所需要掌握的基本知识和技能。
我将尽力解释什么->如何->为什么，并鼓励您在本课程中做得更好。
请浏览我的 Udemy 主页以获取有关本课程每章的信息。
本课程适合哪些人：
- 电气工程专业高年级本科生及以上
- 0~2年经验的IC设计/验证工程师
如果你有能力，请务必支持课程的原创作者，这是他们应得的报酬！
本站收取的费用，仅用来维持网站正常运行的必要支出，从本站下载任何内容，说明你已经知晓并同意此条款。
