验证和系统 Verilog 基础
面向想要学习验证概念和基本 SystemVerilog 构造的学生和工程师的简单课程
讲师：Surendra Rathod
双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！
用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。
您将学到什么
- 验证的意义
- 验证选项、方法、途径和计划
- 验证工具 EDA Playground 上的练习示例
- 测试平台基础知识
- 编写 SystemVerilog 代码
- 各种 SystemVerilog 数据类型，包括用户定义的数据类型
- 程序性声明
- 接口概念
探索相关主题
要求
- 您应该已经了解 Verilog 编程和 FPGA 编程基础知识
- 熟悉 C 和 C++ 将是一个额外的优势
- 数字电路设计知识
描述
本课程面向希望学习验证基本概念和 SystemVerilog 基本概念的学习者。假设学习者了解 Verilog 硬件描述语言。在本课程中，将向学习者介绍为什么要进行验证以及什么是验证。将介绍验证语言 SystemVerilog 构造之一。将讨论分层测试台及其各种组件。还将向学习者介绍 SystemVerilog 中的各种数据类型、过程控制语句和接口。课程通过各种示例进行讲授，学习者可以通过尝试每个部分的测验和作业来监控自己的进度。
本课程适合哪些人：
- 本课程适合想要学习验证基础知识和 SystemVerilog 基本结构的学生和工程师
- 想要复习 SystemVerilog 概念的验证工程师
- 验证行业求职者
请注意：
如果你有能力，请务必支持课程的原创作者，这是他们应得的报酬！
本站收取的费用，仅用来维持网站正常运行的必要支出，从本站下载任何内容，说明你已经知晓并同意此条款。
如果你有能力，请务必支持课程的原创作者，这是他们应得的报酬！
本站收取的费用，仅用来维持网站正常运行的必要支出，从本站下载任何内容，说明你已经知晓并同意此条款。
