【Udemy中英字幕】hands-on development of cpu- soc on FPGA using vhdl(verilog)

使用 vhdl（verilog）在 FPGA 上进行 cpu-soc 的动手开发

使用计数器乱序处理和组相联缓存进行 cpu soc 开发

讲师：Ezeuko Emmanuel

双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

您将学到什么

• 设计和实现基于计数器的动态指令调度和依赖性解析的替代方案。
• 探索传统的无序执行技术，包括 Tomasulo 算法。
• 将处理单元、内存和 I/O 模块集成到一个有凝聚力的 SoC 设计中。
• 在 FPGA 上实际实现组相联缓存系统，以提高内存访问效率。

探索相关主题

要求

• vhdl 基础

描述

本课程提供了一种全面、实用的方法，使用硬件描述语言（VHDL 或 Verilog）在 FPGA 上设计和实现 CPU 和片上系统 (SoC) 架构。该课程侧重于关键概念和技术，包括基于计数器的无序处理和高效集相联缓存的设计。学生将学习新概念，如寄存器别名表、保留站、输出缓冲区等。设计从程序内存和指令缓冲区开始逐步构建，直至更复杂的控制。

主要学习成果：

基于计数器的无序执行：

• 探索传统的无序执行技术，例如 Tomasulo 算法。

• 设计和实现基于计数器的动态指令调度和依赖性解析的替代方案。

组相联缓存设计：

• 了解缓存内存层次结构和性能权衡。

• 在 FPGA 上实际实现组相联缓存系统，以提高内存访问效率。

课程成果：
学员能够设计、实现和验证 FPGA 上的高性能 CPU-SoC，重点关注高级架构特性。本课程深入介绍了乱序执行机制和内存层次优化，弥合了理论概念与实际硬件设计之间的差距。

目标受众：
本课程非常适合对计算机架构、硬件设计或基于 FPGA 的开发感兴趣并寻求获得尖端处理器和 SoC 设计技术实践经验的学生、工程师和专业人士。

本课程适合哪些人：

• fpga开发人员