【Udemy中英字幕】VERILOG / VHDL guided project tutorial UART design on FPGA

VERILOG / VHDL 引导项目教程 FPGA 上的 UART 设计

使用 VHDL/verilog 编程在 FPGA 上设计 UART（指导项目）

讲师：Ezeuko Emmanuel

双语IT资源独家Udemy付费课程，独家中英文字幕，配套资料齐全！

用不到1/10的价格，即可享受同样的高品质课程，且可以完全拥有，随时随地都可以任意观看和分享。

您将学到什么

• 学生将学习如何设计半双工和全双工收发器。
• 学生将学习波特率、如何设计波特率以及不同的标准波特率列表
• 学生将学习如何设计 UART 串​​行通信协议并在 FPGA 板上实现它
• 使用 vhdl 代码在 FPGA 上设计 UART 发射器和接收器，并在 logism 上进行仿真
• 学生将学习如何将串行位转换为并行位，反之亦然，以及如何在 VHDL 中实现
• 学生还将学习一些常用的 VHDL 结构块，如移位寄存器、并行器、串行器、
• 使用 vhdl 代码在 FPGA 上设计 UART 收发器，并在 logism 上进行仿真

探索相关主题

要求

• 无需外部硬件。我们将在 logism 中模拟 FPGA 设计。可能需要 vhdl 和如何使用 logism 的基本知识。

描述

这是一门实践课程，将教您如何使用 Verilog HDL 编程语言在 FPGA 上设计您的第一个 UART 项目。

在本课程中，您将了解全双工 UART 传输和半双工传输之间的区别，包括它们的技术差异。您将学习如何使用 LOGISM EDA 工具来设计、测试和模拟逻辑电路。

您将了解一个波特时钟，了解它是如何从系统时钟合成的以及如何计算生成的频率。

您将了解波特率的含义，还将了解标准波特率以及如何从系统时钟生成它们。

您将学习如何设计和连接接收器和发射器到它们的波特时钟以及如何将它们连接在一起组成收发器。

该课程分为三个部分：接收器、波特率发生器和发射器。

这是一个包含 17 个视频的课程。每个模块讲授设计的特定部分。

使用了大量视觉效果、箭头和图片来使教程易于理解。

观看教程时请使用逻辑电路文件以便于理解。

您将获得第二课附带的 VHDL 脚本和逻辑电路。

不需要任何硬件，只需要您的电脑。

它简短而直切要点。

本课程适合哪些人：

• 具有 VHDL 基础知识的学生，正在寻找一个可以设计的项目